Siguiente: 5. El hardware de Superior: Hospedaje Linux de multicomputadores Anterior: 3. ¿Qué es un

4. Perfil y evolución de la aplicación objetivo

Nuestro trabajo de investigación está dirigido hacia la paralelización de aplicaciones de procesado de voz sobre redes DSP. La Fig. 3 muestra un sistema de reconocimiento de voz de palabras aisladas, en la cual se pueden identificar cinco etapas de proceso dispuestas en pipeline: Cancelador de ruido, extractor de características, codificación de plantillas y parsing de Markov.

Fig. 3. Reconocimiento de voz como pipeline 1D

La Fig. 4 muestra una implementación experimental de la Fig. 3. El hardware DSP consiste en dos tarjetas ISA, cada una de ellas con un procesador DSP Texas Instruments C32 ([GOM98]) gobernadas por el sistema operativo DOS.

Fig. 4. Una implementación experimental DSP de reconocimiento de voz

La implementación de la Fig. 4, concebida como un coprocesador DSP de bajo costo para un PC de sobremesa, es excesivamente rígida para incorporar nuevas características y hace difícil extenderla como un servicio de red. Es preciso que el servico sea escalable, tanto en hardware como en software para adoptar sin traumas los algoritmos y aplicaciones procesado de voz presentes y futuros. Así, desarrollos más ambiciosos exigen hardware multicomputador y software abierto más sofisticado en el PC huésped para proporcionar:

1.Un sevicio de red como el de la Fig. 1.

2.Un entorno de desarrollo flexible

Linux es nuestra elección. El servidor se estructura entorno a un objeto multihilo denominado sesión, que ilustra la Fig. 5. Cada sesión gestiona una conexión bidereccional por cada cliente de la Fig. 1.

Fig. 5 El concepto de sesión

Así, la Fig. 6 muestra la paralelización de la aplicación sobre la red QPC-C40S. A medida que son aceptadas, las sesiones ocupan los pipelines disponibles hasta que estos se agotan. Entonces entran en concurrencia en cada C44. Para soportar la concurrencia se está desarrollado ViTReOS ([DIA00c]), un sistema operativo de tiempo real conforme POSIX 1003.13 ([IEE98]) para la arquitectura C44.

Fig. 6. Partición paralela de un algoritmos de reconocimiento de voz robusto

Todo el multicomputador QPC ha sido modelado como un dispositivo que extrae los centroides que alimentan el modelo de Markov según muestra la Fig. 7.

Fig. 7. La red QPC como un extractor de formantes.